TED 감상

아담은 어렸을때부터 수학을 좋아했다. 그는 라는건 우주라는 거대한 음악을 완성하는 음표와 같다고 말했다. 데카르트도 우주는 수학으로 쓰여있다는 이와 비슷한 말을 했다. 한 가지 예를 보자면 2^5-1=31이란 식이 있는데 여기서 531은 소수이다. 별거 아닌 것 같은 식이 매우 중요한 역할을 하고 있다. 지금까지 발견한 가장 큰 소수도 이와 비슷한 형태를 가지는데 바로 2의 소수승-1이다. 오일러는 2^31-1이 가장 큰 소수라고 머릿속에서 증명했다. 루카스에 의해 2^127-1은 소수라는 것이 증명됐는데 총 39자리수이다. 2^67-1이 소수가 아니라는 것을 증명했는데 그 인수는 찾지 못했다. 하지만 컴퓨터가 나오면서 2^216091-1, 2^1398269-1등 엄청난 수가 발견되었는데 2013125일 현존하는 가장 큰 소수인 2^57885161-1이 발견되었다. 이 수는 총 1750만 자리로 식으로 정리하면 해리포터 일곱권이 나온다. 1000자리가 적힌 슬라이드를 1초에 한 개씩 넘긴다고 해도 5시간이 걸리는 양이다. 이걸로 이 수가 얼마나 큰 수인지 알 수 있다.

이 수가 소수인지는 컴퓨터에 단축 명령어 6줄만 입력하면 예/아니오로 바로 구할수 있다. 이 과정이 얼마나 짜릿한지는 해본 사람만 알 수 있다. 가장 큰 소수를 찾는 연구는 RNA 배열을 푸는 연구나 SETI 천문 데이터 분석 하는 연구와 비슷하며 매우 중요하다. 왜냐하면 새로운 돌파구를 열수 있을 뿐만 아니라 인간의 이성과 기계가 함께 나아갈 수 있음을 비유할 수 있는 좋은 예이기 때문이다.

소수는 영어로 prime으로 중요한이란 뜻을 가지고 있다. 나는 4자리 수만 봐도 인수분해하기가 귀찮고 소수인지 판별하는 게 어려웠는데 1750만 자리라니... 루카스가 직접 손으로 계산한 39자리도 어마어마하고 대단하다. 수학비타민이나 수학귀신이란 책을 읽으면서 소수의 아름다움과 소수의 특징들이 나와 있어서 완전수와 같이 내가 좋아하는 수 중 하나이다. 많이 알고 있다고 생각했는데 소수의 형태가 2의 소수승-1 형태로 되어있다는 것은 처음 알게 되었고 현존 하는 가장 큰 소수도 처음 알게 되었는데 매우 신기했다.

 

 

아직도 해결되지 않은 소수의 세계

 

 

여러분은 어른들이 왜 소주를 한 병 마시고 또 마시고 그러면서 밤이 새도록 여러 병을 마시는지 그 이유를 아는가? 술에 취해서이기도 하겠지만, 소수라는 이상한 수에 그 비밀이 숨겨져 있다. 소주 1병을 따르면 소주잔으로 7잔이 나온다. 그러니 두 사람이 3잔씩 마시면 1잔이 남고, 세 사람이 2잔씩 마시면 1잔이 남는다. 네 사람이 마시면 2잔씩 마시기에는 1잔이 모자란다. 그래서 몇 사람이 마시든 소주가 남거나 모자라서 한 병을 더 시켜야 한다. 한 병을 더 시켜도 또 그런 일이 벌어지니 또 한 병을 더 시켜야 하고, 그래서 밤늦도록 술을 계속해서 마시게 되는 것이다.

 

7과 같이 1과 그 자신에 의해서만 나누어지는 수를 소수(素數)라고 말한다. 물론 1은 소수가 아니므로, 소수는 약수를 2개 가진다. 약수가 3개 이상인 수는 합성수라고 한다. 0.3과 같은 소수(小數)7과 같은 소수(素數)의 발음이 같아서 혼동되므로 소수(素數)를 한때는 솟수라고 말해서 이를 구분하기도 하였다. 소수를 북한에서는 씨수라고 부르고 있다.

 

소수는 자연수를 연구할 때 매우 중요한 역할을 하기도 하지만, 현재에 와서는 소인수분해 이론과 함께 암호 분야에서 중요하게 사용된다. 소수는 무수히 많고 찾아내기가 여간 어려운 게 아니어서 암호로 쓰기에 안성맞춤이기 때문이다. 또한 소주의 경우처럼 판매 전략으로도 사용된다. 6잔이나 8잔이 나오는 소주병을 만들어내면 사람들이 일찍 술자리를 끝내버리게 될 것이기 때문이다.

 

소수에 대한 연구는 아주 오래 되었다. 소수가 얼마나 많은지에 대한 가장 오래 된 증명은 기원전 300년 경에 살았던 고대 그리스 수학자인 유클리드일 것이다. 그는 소수가 무수히 많다는 것을 증명하였다. 18세기의 수학자인 오일러도 소수가 무수히 많이 있다는 것을 유클리드와 다른 방식으로 증명하였다. 특히, 오일러는 소수를 만들어내는 공식 을 만들어 내기도 하였는데, 그가 만든 공식의 에 자연수를 대입하면 소수가 만들어진다. 예를 들어, 0, 1, 2, 3을 대입하면 각각 41, 43, 47, 53이 되는데, 이것은 모두 소수이다. 그러나 40을 대입하면 소수가 안 된다. 이와 같이 소수 만드는 공식을 만들어내려는 노력이 많이 있었으나, 오일러의 제자인 수학자 르장드르가 항상 소수를 만들어내는 공식은 없다는 것을 증명한 후 그런 노력을 사라지게 되었다.

 

그리스의 수학자인 에라토스테네스(기원전 276-194)는 소수를 찾는 방법을 생각해 내었다. 그 방법은 다음과 같다.

 

 

먼저, 2부터 시작하여 찾고자 하는 범위의 자연수를 순서대로 나열한다. 2를 남겨 두고, 그 외의 2의 배수를 지워나간다. 남은 수 중 2 다음 수인 3을 남기고 그 뒤의 3의 배수를 모두 지운다.

남은 수 중 3 다음 수인 5를 남기고 그 뒤의 5의 배수를 모두 지운다. 이런 일을 반복하여 마지막까지 지우면, 남는 수들이 모두 소수가 된다.

 

이런 방법을 에라토스테네스의 체라고 부르는데, 이 방법을 컴퓨터를 활용하면 많은 소수를 비교적 쉽게 찾아낼 수 있다. 그러나 아직도 에라토스테네스의 체를 뛰어넘는 우수한 체는 발견되지 않았다.

그런데, 여기서 23, 57, 1113 등과 같이 차가 2가 되는 소수들이 있다. 이런 소수를 쌍둥이 소수라고 하는데, 유클리드가 기원전 300년경에 쌍둥이 소수는 무수히 많이 있다고 말하였지만, 아직도 이것은 증명되지 않았다.

 

[역사속 수학이야기](26) 아직도 해결되지 않은 소수의 세계

이 후 많은 사람들이 메르센 소수를 찾으려고 노력하였는데, 2006년에는 쿠퍼와 본 박사 팀이 수백 대의 컴퓨터를 연결하여 9808358자리 수인 메르센 소수를 발견하였다.

 

20세기의 수학자 울람은 다음 그림처럼 1부터 시작하여 시계 반대 방향으로 수를 배열한 다음 소수를 찾아보고, 소수들이 대각선 위에 배열되어 있음을 발견하였다. 41부터 수를 배열하면 이런 현상이 더욱 두드러지게 나타나는데, 그 이유를 아직 밝히지 못하고 있다.

 

수학자 골드바흐(1690-1764)1742년에 오일러에게 “2보다 큰 자연수는 세 소수의 합으로 나타낼 수 있다.”고 편지를 썼는데, 이것은 잘못이다. 그래서 오일러는 이를 수정하여 “2보다 큰 모든 짝수는 두 개의 소수의 합으로 나타낼 수 있다.”고 하였는데, 이를 골드바흐의 추측이라고 부른다. 예를 들어, 4=2+2, 6=3+3, 8=3+5, 10=3+7=5+5와 같이 2보다 큰 짝수를 두 소수의 합으로 나타낼 수 있다. 그러나 모든짝수에 대해서 이런 일이 가능한지는 아직까지 증명되지 않았다.

 

수학자들의 이와 같은 노력을 보면 흡사 원주율 파이의 값을 사냥하는 것과 같은 느낌을 받게 된다. 수학자들이 소수의 성질이나 규칙, 큰 소수를 찾으려고 노력하는 것은 마찬가지로 상금을 받기 위해서일 수도 있다. 1000만 자리 이상의 메르센 소수를 발견하면 10만 달러의 상금을 받을 수 있기 때문이다. , 국가 발전과 암호에 이용하기 위해서일 수도 있다. 그러나 수학자들의 욕심 없는 단순한 호기심 탓도 클 것이다. 소수는 아주 단순하면서도 수학자들의 자존심을 상하게 하는 고약스런 대상이기 때문이다. 그렇지만, 아무 데도 쓸데없는 것 같은 이런 호기심과 이런 열정은 무의미한 것이 아니라 수학의 발달에 그리고 더 나아가서 인류 문명의 발달에 크게 기여하는 것임은 분명하다. 소수의 세계에서는 쌍둥이 소수나 골드바흐의 추측 등 아직도 해결되지 않고 여러분의 손길을 기다리는 문제가 여러 개 있다. 여러분이 한 번 시도해 보는 것은 어떨까?

 

강문봉 교수/ 경인교대 수학교육과

 

 

카테고리 없음

VHDL(VHSICHardware Description Language)디지털 회로혼합 신호(mixed-signal, 아날로그 신호 포함)를 표현하는 하드웨어 기술 언어이다. FPGA집적회로 등의 전자공학 회로를 처리하는 설계 자동화에 사용한다.

주로 디지털 회로 설계에 사용된다. 기존의 심볼에 의한 회로도 작성 대신 언어적 형태로 전자회로의 기능을 표현한다. 아날로그 신호(mixed-signal)VHDL-AMS(VHDL Analog and Mixed-Signal Extensions)[1] 로 표현하나, 실제 활용면에서 디지털회로에 많이 적용되어 사용한다.

VHDL로 표현된 회로는, 실제 동작하는 기능적 소자로 변환하는 합성(synthesis) 과정을 거치면 동작할 수 있는 회로가 완성된다. 이때 FPGAASIC 등을 위한 환경에 따라 합성된 실제회로의 소자가 달라지기 때문에 칩 설계 시 목적에 맞는 소자가 합성되도록 하는 개발도구가 존재한다. 예를 들어 FPGA를 판매하는 회사는 보통, 회로 입력(심볼 및 VHDL코드) 부터 시작해서 VHDL 코드의 합성, 모듈(소자)의 배치 등을 지원하는 도구를 지원한다.

 

시뮬레이션을 위한 구조

VHDL 코드 중에 회로의 표현이 주이지만 다음의 경우는 하드웨어로 합성하지 않고 시뮬레이션을 위한 방법으로 사용한 예이다. 따라서 이 VHDL 코드는 하드웨어로 합성되지 않고(non-synthesizable) 다양한 용도로 사용할 수 있다.

예를 들어 다음 코드는 50 MHz 클럭 신호을 표현하는 예이다. 이것은 실제 하드웨어 회로의 시뮬레이션 입력 신호로 사용하기 위해, 시뮬레이션에서만 클럭이 생성되는 코드이다. 실제로 클럭을 생성하지 않고 시뮬레이션 상에서만 신호가 생성되기 때문에 실제 하드웨어에서 동작하려면 클럭신호를 별도로 만들어 주어야 한다.

 

VLSI

 

 

[Very Large Scale Integration ]

초 대규모 집적회로라고도 하며, LSI의 집적도를 더욱 높인 것이다. 집적도는 1칩당 논리회로1만개~100만개, 기억용량으로 256킬로비트(KB) 정도이다. VLSIMOS 기술, 미세 가공기술, 자동설비 기술의 고도화에 따라 최근 개발된 것이며, 앞으로 프로세서의 소형·경량화, 저가격화에 도움을 주리라 생각된다.

[네이버 지식백과]VLSI [Very Large Scale Integration] (정보통신용어사전, 2008. 1. 15., 일진사)

 

VLSI 디자인 - 디지털 시스템

 

초 고밀도 집적 회로 (VLSI)가 단일 칩으로 수천 개의 트랜지스터를 조합하여  집적 회로  (IC)를 생성하는 과정이다복잡한  반도체 및  통신  기술이 개발되고 때 VLSI1970 년대에 시작되었다마이크로 프로세서는 VLSI 장치이다.

VLSI 기술의 도입 전에, 대부분의 IC는 그들이 수행 할 수 함수의 제한된 세트를 가졌다전자 회로는  CPU, ROM, RAM  및 다른  글루 로직  구성 될 수도있다. VLSIIC 디자이너가 하나의 칩에 이들 모두를 추가 할 수 있습니다.

전자 산업은 주로 대형 통합 기술 및 시스템 설계 분야에서 급속한 발전으로, 지난 몇 년간 놀라운 성장을 달성했다. 초 고밀도 집적 회로 (VLSI) 설계의 출현으로, 집적 회로 고성능 컴퓨팅, 제어, 통신, 이미지 및 비디오 처리 (ICS) 및 가전 제품의 응용 프로그램의 수는 매우 빠른 속도로 증가하고있다.

높은 해상도, 낮은 비트 레이트 비디오 및 셀룰러 통신과 같은 현재의 최​​첨단 기술은 전력 및 이동성을 처리하는 최종 사용자에게 애플리케이션의 놀라운 양을 제공한다. 이러한 경향은 VLSI 설계 및 시스템 설계에 매우 중요한 의미와 함께, 빠르게 성장할 것으로 예상된다.

 

VLSI 설계 흐름

VLSI 회로 IC 설계 흐름은 아래에 도시된다. 설계의 다양한 레벨 번호가 상기 블록은 설계 흐름 과정을 나타낸다.

사양은 추상적으로 기능 인터페이스를 설명하고, 디지털 IC 회로의 구조가 설계되어야한다, 이때.

 

 

행동 설명은 다음 기능, 성능, 주어진 기준에 준수 및 기타 사양의 측면에서 디자인을 분석하기 위해 만들어집니다.

RTL 설명은 HDL에를 사용하여 수행됩니다. RTL 설명은 기능을 테스트하는 시뮬레이션. 여기에서 이후 우리는 EDA 툴의 도움이 필요합니다.

RTL의 설명은 다음의 논리 합성 툴을 이용하여 게이트 레벨 네트리스트로 변환된다. gatelevel 네트리스트는 타이밍, 전력 및 영역의 사양을 만족하는 방식으로 만들어 그들 사이의 게이트와 연결면에서의 회로 설명한다.

마지막으로, 물리적 레이아웃이 이루어진다 제조에 전송 후 확인되고있다.

 

Y 차트

Gajski -Y-차트는 반도체 장치의 설계에서 고려 포착하는 모델이다.

Gajski - Y-차트의 세 가지 도메인은 방사형 축에 있습니다. 각 도메인은 동심원을 사용하여 레벨의 추상화로 나누어 질 수있다.

최상위 (외륜)에서, 우리는 상기 칩의 구조를 고려; 낮은 수준 (내부 링)에서, 우리는 연속적으로 미세한 세부 구현에 디자인을 수정 -

행동 하나로부터 구조적 기술을 생성하는 고레벨 논리 합성 또는 합성의 과​​정을 통해 달성된다.

구조 하나의 물리적 인 설명을 작성하는 레이아웃 합성을 통해 달성된다.

 

디자인 계층-구조

디자인 계층 구조의 원칙을 포함한다 "분할과 정복을." 그것은 단순한 수준에 도달 할 때까지 작은 작업으로 작업을 분할에 불과하다. 디자인의 마지막 진화는 제조가 용이해진다 너무 간단하게 때문에이 과정은 가장 적합하다.

우리는 디자인 플로우 프로세스의 도메인 (행동, 구조 및 기하학적)에 주어진 작업을 디자인 할 수 있습니다. 이를 이해하기 위하여, 아래 그림과 같이 이제, 16 비트의 가산기를 설계 한 예를 보자.

 

여기서, 16​​ 비트 가산기의 전체 칩 4 비트 가산기 네 개의 모듈로 분할된다. 또한, 1 비트 가산기 가산기 또는 반으로 4 비트의 가산기를 분할. 1 비트 부가가 간단한 설계 과정과 내부 회로는 칩 위에 제작하는 것이 용이하다. 이제, 모든 마지막 네 가산기 접속, 우리는 4 비트의 가산기를 설계하고 이동하는, 우리는 16 비트의 가산기를 설계 할 수있다.

 

VLSI 설계 - FPGA 기술

 

FPGA - 소개

FPGA의 전체 형태는 "필드 프로그래머블 게이트 어레이"입니다이 프로그램 상호와 만 개 이상의 논리 게이트 만이 포함되어 있습니다. 프로그램 상호 연결은 사용자 나 디자이너가 쉽게 주어진 기능을 수행하기 위해 사용할 수 있습니다. 전형적인 모델 FPGA 칩은 주어진 그림에 표시됩니다. 기능에 따라 설계 및 번호가 / O 블록, I에게 있습니다. 로직 레벨 구성의 각 모듈에 대해, CLB(구성 가능한 로직 블록)이 있습니다.

CLB는 모듈에 지정된 논리 연산을 수행한다. CLBI 사이의 상호 연결 / O 블록은 수평 라우팅 채널, 수직 라우팅 채널 및 PSM (프로그램 멀티플렉서)의 도움으로 만들어집니다.

에만 포함 CLB의 수는 FPGA의 복잡도를 결정한다. CLB의 및 PSM의 기능은 VHDL 또는 기타 하드웨어 설명 언어에 의해 설계되었습니다. 프로그래밍 후, CLBPSM 칩에 배치 및 라우팅 채널과 서로 연결된다.

 

장점

그것은 매우 작은 시간을 필요로; 기능 칩 설계 과정부터 시작.

물리적 제조 단계는 관여하지 않는다.

유일한 단점은 다른 스타일보다 비싸다.

 

 

카테고리 없음

디지털 시스템이란?

제한된 수의 이상적인 값을 갖는 변수로서 표기되는 정보를 가지고 여러 가지 계산을 수행하는 시스템. 대표적으로 컴퓨터의 CPU가 있다. 디지털 TV, 휴대폰 등 대부분의 전자기기에서 사용

 

시스템 설계(시스템 디자인)

시스템을 새로 설계하거나 기존 시스템을 변경할 때 의 작업단계. 복수의 요소가 상호간에 영향을 미치는 대규모 시스템에서는 각각의 요소가 그 기능을 충분히 발휘하여 전체로서 기능할 뿐 아니라 서로 완전히 조화를 이룰 수 있도록 할 필요가 있음.

 

컴퓨터를 사용해서 일을 처리할 경우

 

컴퓨터의 기종, 주변장치의 종류, 대수(臺數) 등의 설비를 결정한다.

 

입출력의 양식, 계산방법 등을 결정한다.

 

입출력의 양식, 계산방법 등에 따라서 프로그램을 작성하는 일련의 작업을 말한다.

 

, 좁은 의미로는 입출력의 양식, 체크방법, 계산방법 등 에 상당하는 부분만을 가리키며, 이와 같은 의미로 사용되는 경우가 많다.

 

 

디지털 회로설계 방법

Schemetic

-각 모듈(레지스터. Mux, Gate)Graphic Symbol을 이용하여 회로를 직접 설계

 

HDL, VHDL

-상위수준에서 논리회로 수준까지의 기술용이 다양한 시뮬레이션 지원

 

Verilog-HDL

-RT 수준에서 게이트 수준까지의 기술용이 하드웨어에 가까운 기술로 의도대로 합성이 잘 됨

 

 

디지털 회로의 종류

1. 조합회로

회로의 타이밍이 각 게이트이 시간 지연과 입력 시그널에 의해서만 결정됨

종류 : Multiplexer, Encoder/Decoder, Comparator, ALU

특징 : 회뢰의 병렬성을 잘 고려해야 함

 

 

 

 

2.순차회로

주기적인 클럭이 입력으로 들어가서 데이터의 흐름을 제어

종류 : Flip-Flop, Latch등을 호함한 FSM, pipelined logic

특징 : VHDL 내의 Flip-FlopLatch를 명시하는 구문이 없기 때문에 의도대로 구현하기 위해서는 주의

 

디지털 시스템의 구분

 

1. SoC(System on Chip)

하나의 IC에 제어, 연산, 입출력, 저장장치가 모두 있는 Stand alone 형태

 

2. CPU

산술, 논리 연산 UnitALU와 명령어를 읽어 각 유닉을 제어하는 CU를 묶은 ALU*CU 형태

 

3. MPU(Micro Controller Unit)

CPU의 소형판, CU*ALU, IO 및 메모리가 없음

 

4. MCU(Mirco Controller Unit)

On chipCU*ALU*IO*Memoryrk 모두 포함

 

5. MICRO COMPUTER(MICOM:일본식용어)

 

6. GPU(Graphics Processing Unit)

그래픽전용 프로세서로, 소수점계산전문 CPU

 

7. DSP(Degital Signal Processor)

아나로그 신호(음성, 그림)를 디지털로 고속변환 후 고속의 계산전용 CPU

 

8. ASIC(Application Specific Integrated Circuit)

특정 어플리케이션전용(주문자 반도체), 대량생산시 상대적으로 저가, 속도 빠름, 개발기간이 긴 단점

 

9. PLD(Programmable Logic Device)

AND-OR product Term으로 구성되어 있어 원하는 논리회로가 구성가능

 

10. FPGA(Field Programmable Gate array), CPLD(Complex Programmable Logic Device)

사용자들이 마음대로 칩상에 논리회로를 구성하여 자신이 원하는 기능을 만듬

 

1 2 3 4 5 ··· 14
블로그 이미지

채희주